木村研究室ではシステムLSIの設計を通じて、その設計手法と検証の方法論について研究を行っています（これまで設計したチップの写真はこちら）。また、Interesting なだけではなく、A lot of fun な研究を目指しています。

LSIを製造するためには多量の時間とお金が必要であり、そのコストは年々上昇しています（最先端のプロセスにおいては１チップ製造するのに約１億円）。そのため製造前に設計された回路の正しさを検証すること、チップが正しく製造されたかどうかを確かめるためのテストが大変重要です。そこで、検証やテストをより効率よく、また高い抽象度で行う方法について研究を行っています。

• 形式的検証、等価性検証
• BDD, SAT
• Coverage Estimation
• テストベクタ圧縮、テスタ言語の開発

集積回路技術の向上により、今やひとつのチップ上に1億個ものトランジスタを集積できるほどになりました。しかし、従来の設計手法では設計がおいつかない状況にあります。そのため、設計の抽象度をあげ、大規模システムを効率よく設計するための手法を確立することが必要不可欠です。本研究室ではC言語からのハードウェア合成や最適化手法について研究を行っています。

• 高位合成
• 回路のビット幅自動最適化
• スケジューリング、ユニットアロケーション
• System C / System Verilog

FPGA(Field Programmable Gate Array)に代表される再構成可能ハードウェアは、ハードウェアでありながら回路構造を変更できるというソフトな面があり、プロトタイピングや機能検証などで広く用いられています。本研究室では、再構成可能ハードウェアの新しいアーキテクチャから応用まで幅広く研究しています。

• Folding 機構を持つ新しい FPGA アーキテクチャ
• プロセッサにおける配線の再構成可能性
• FPGA に対するマッピングアルゴリズム

システム LSI 向けのアルゴリズムを考えて、それを実際に設計し評価を行うことは、新しいシステム LSI の検討を行う上で欠かせません。大学院の講義ではパイプラインプロセッサなどを題材として、LSIの設計とレイアウトの実習を行ってます。本研究室では、より実践的なテーマで LSI の設計と実現を行いながら、設計自動化手法や検証手法についても検討を行っています。

• 高性能プロセッサアーキテクチャ（マルチスレッドプロセッサ）
• 暗号LSIとその応用
• ハードウェアによる音声/画像情報処理