１９６４年７月８日、福岡県北九州市生まれ。福岡県立修猷館高校を卒業後、早稲田大学理工学部電気工学科にて修士号を取得。白井研究室に属し、情報システムを専攻。２００２年、早稲田大学より博士（情報科学）を取得。

１９９０年日本電信電話（株）LSI研究所に入社、高性能ASIC向け設計・試験法の研究、実時間MPEGエンコーダチップセットの開発、超並列型実時間画像認識処理LSI等の研究に従事。また、１９９９年から２０００年にかけて、マサチューセッツ大学Amherst校客員研究員、Weemｓ教授の研究室に属し、実時間画像処理システムの研究に従事。２００２年北九州に戻り、（財）北九州産業学術推進機構（FAIS）の招聘研究員として知的クラスタプロジェクトを推進。

２００３年度より、早稲田大学大学院情報生産システム研究科システムLSI分野助教授、２００６年度より理工学術院基幹理工学部/電子光システム学科（兼担）、２０１０年度基幹理工学研究科電子光システム学専攻（兼坦）、現在理工学術院教授。

現在、アプリケーションSoCや画像情報システム、特に動画像圧縮（H.264/AVC、H.264/SVC、H.265/HEVCなど）、動画像フィルター（超解像、ノイズ低減など）、動画像認識（特徴点抽出、物体追跡など）、動画像通信（UWB、LDPC、公開鍵暗号など）の研究開発を行っている。また、グローバルCOE、戦略的創造研究推進事業CREST、科学技術振興調整費人材養成プログラム、知的クラスタ創世事業、科学研究補助金などの多くの国プロジェクトを推進。さらに、多くの企業と産学連携プロジェクトを行っている。

  
  過去の研究アクティビティ  
 
MPEG2エンコーダチップセットおよびボード(1995)
- 世界初のMPEG2ボード -
 
 
２５６×２５６並列の実時間画像処理LSIおよびボード (1999)
- 世界最大の１MビットCAM　LSIを実現 -
 
  主要研究業績  
 
  • Z. Liu, T. Ikenaga, et al., "Motion Estimation Optimization for H.264/AVC Using Source Image Edge Features", IEEE Transactions on Circuits and Systems for Video Technology, Vol. 19, No. 8, pp. 1095-1107, Aug. 2009.
  • Z. Liu, T. Ikenaga, et al., "HDTV1080p H.264/AVC Encoder Chip Design and Performance Analysis", IEEE Journal of Solid-State Circuits, Vol. 44, No. 2, pp 594-608, Feb. 2009
  • Z. Liu, T. Ikenaga, et al., "Motion Feature and Hadamard Coefficient based Fast Multiple Reference Frame Motion Estimation for H.264", IEEE Transactions on Circuits and Systems for Video Technology, Vol. 18, No. 5, pp.620-632, May 2008.
  • T. Ikenaga and T. Ogura, "Real-time Morphology Processing using Highly-parallel 2D Cellular Automata CAM2," IEEE Trans. on Image Processing, Vol. 9, No. 12, Dec. 2000.
  • T. Ikenaga and T. Ogura, "A Fully-parallel 1Mb CAM LSI for Real-time Pixel-parallel Image Processing," IEEE Journal of Solid-State Circuit, Vol. 35, No. 4, April 2000
  • T. Ikenaga and T. Ogura, "CAM2: A Highly-parallel Two-dimensional Cellular Automaton Architecture," IEEE Trans. on Computers, Vol. 47, No. 7, July 1998
  • T. Ikenaga and T. Ogura, "A DTCNN Universal Machine based on Highly-parallel 2D Cellular Automata CAM2," IEEE Trans. on Circuits and Systems I, Vol. 45, No. 5, May 1998

    Ph.D Dissertation: "Highly-parallel Two-dimensional Cellular Automaton Architecture and its Application to Real-time Image Processing" (pdf 1,236k)

    -> 研究者データベース
 
  学会活動  
 
IEEE、電子情報通信学会(IEICE)、情報処理学会(IPSJ)、画像電子学会（IIEEJ)、各会員。電子情報通信学会英文誌C編集委員（H13〜H16)、各種特集号編集幹事・編集委員。集積回路研究専門委員会・信号処理研究専門委員会委員、（社）電子情報産業協会（JEITA)　システムLSI技術専門委員会幹事（H15〜H16)、SoC・SiPソフトウェア調査専門委員会幹事（H16〜H17）。NEDO技術委員(H17〜H18)。その他、IEEE　MWSCAS、IEEE　APCCAS、IEEE　ISCAS、ASP-DAC、ICFPT、SASIMI、ISPACS、ASSCC、IEEE ICME等の国際会議の組織委員／プログラム委員、Asia-Pacific Signal and Information Processing Association (APSIPA) のＴＣ Secretaryを歴任。

１９８８年早稲田大学より古河山水賞、１９９２年電子情報通信学会学術奨励賞を受賞DAC/ISSCC 2006 design contest （Conceputual部門１位）、第８回(2006年)／第９回(2007年)ＬＳＩ　ＩＰデザイン・アワード ＩＰ賞、第10回(2008年))ＬＳＩ　ＩＰデザイン・アワード ＩＰ優秀賞、画像電子学会優秀論文賞(2008年）、CSPA Best Paper Award、ISOCC Samsun Award（2009年)、ICD最優秀ポスター賞（2010年)など多数。

  
  教育活動  
  「システムLSI設計」と「組込みLSIアーキテクチャ」講義を担当。講義内で、様々なCADツールや評価ボードを用い、実LSI設計の経験を積ませている。  
 
講義を行っているシステムLSI実験室
 

２００３年〜２００６年春学期に開発したパイプラインプロセッサLSI

* VDEC ローム 0.35um 5 mm x 5 mm

* 16ビット5段パイプラインプロセッサ x 8〜12

 
 

２００７年春学期に開発したパイプラインプロセッサLSI

* VDEC ローム 0.18um 2.5 mm x 2.5 mm

* 16ビット5段パイプラインプロセッサ x 10
 
   
早稲田大学
Copyright © 2004 Ikenaga Laboratory. All right reserved.